




۱- الف) با توجه به مدار زیر، شرط setup time violation (max delay constraints) را برای تمامی رجیسترها بررسی کنید و بر اساس آن، حداقل دوره تناوب مجاز سیگنال clock را به دست آورید.
(۵۰ نمره)

ب) بررسی کنید که آیا hold time violation اتفاق می افتد یا خیر. (۳۰ نمره)

ج) اگر پس از ساخت تراشه متوجه شویم که setup time یا hold time رعایت نمی شود، آیا می توان همچنان از تراشه استفاده کرد یا خیر؟ توضیح دهید. (۲۰ نمره)

$$t_{jitter} = 30ps \text{ و } t_{hold} = 100ps, t_{setup} = 50ps, t_{cq} = 150ps$$

بین کلاک اعمالی به رجیسترها، به اندازه‌ی 50ps skew وجود دارد و مسیر توزیع سیگنال کلاک از چپ به راست است (یعنی ابتدا سیگنال CLK1 مقدار می گیرد و با تأخیر 50ps سیگنال CLK2 مقدار می گیرد و به همین ترتیب، CLK3 با تأخیر نسبت به CLK2 مقدار می گیرد).



Quiz 4 - Solution

الف)

$$T_C \gg t_{pcq} + t_{pd} + t_{su} - \delta + 2t_{jit}$$

$$T_{su} \leq T_C - t_{pd} - t_{pcq}$$

$$T_{C,2} \gg 150 + 800 + 50 - 50 + 2 \times 30 = 1010 \text{ ps}$$

$$50 = T_{su} \leq 1150 - 800 - 150 = 200 \text{ ps}$$

$$T_{C,3} \gg 150 + 790 + 50 - (-100) + 2 \times 30 = 1150 \text{ ps}$$

Setup time Violation اتفاق نیافتد

$$T_C \gg 1150 \text{ ps}$$

ب) $t_{hold} \leq t_{cd} + t_{ccq} - \delta - 2t_{jit}$

$$t_{hold,1} \leq 220 + 150 - 50 - 2 \times 30 = 260 \text{ ps}$$

$$t_{hold,2} \leq 10 + 150 - 50 - 2 \times 30 = 50 \text{ ps} < t_{hold} = 100 \text{ ps} \rightarrow \text{hold time violation}$$

$$t_{hold,3} \leq 200 + 150 - (-100) - 2 \times 30 = 390 \text{ ps}$$

ج)

آمر setup t.v. اتفاق بیوفتد با افزایش دو تناوب clk میزان از تناوب استفاده کرد
و فقط فرکانس کاری کاهش داد

آمر hold t.v. اتفاق بیوفتد نه تنها با کاهش از تناوب استفاده کرد